用于开发无线通讯产品。左边的是无线模块直接联PC，右边的是开发板，带MPS430CPU。

打招呼，撒娇—它會绕著你的脚，不断的用头来磨噌。你把它摆在桌上，它會用头、下巴，不断的磨你的脸。欢迎—当你回家时，它會跑到门口坐著，缓慢而幅度很大地摇晃著尾巴表示“很高兴，你回来了，欢迎欢迎”。
　　高兴—吃饱了,擦过嘴，舔过脚掌，坐定，摇尾巴，表示“我吃饱了，好满足，好高兴。”
　　信赖—它會四脚朝天，在地上翻滚，表示它完全信赖你，觉得十分安全。巡视国界—它會轻轻的、尾巴平伸的四处走动。有入侵者时，它會先探索来者意向如何。
　　好奇—用后脚站起来，耳朵朝前倾，尾巴垂下，末端轻轻的摇。小心，我會生气—胡须竖，尾巴迅速的摆动，表它觉得来者不善，下一步也许是逃走，也许是进一步恐吓,甚至攻击。
　　生气—全身压低，尾巴起卷起来，双耳后压，张嘴，露出犬牙，并且出声。准备攻击—前低后半高，尾巴平伸，双耳朝前倾，爪子全露出来。这时，快逃吧，它要攻击了。
　　警戒，生气—双耳平放，身体拱起，尾巴挺直向上，全身的毛竖起。
　　迷感，烦恼愤怒—身体低低的站著，尾巴垂下，慢慢的摇动。
　　投降—朵耳垂下，尾巴卷进身子，胡须也下垂，身体缩成一团，表示服输，我投降。
　　平静无事—耳朵自然向上伸，胡须自然垂下，瞳孔细直。
　　警觉—眼睛圆睁，耳朵完全朝上，前胡须上扬。
　　专心注意—眼睛圆睁，耳朵完全朝，前胡须上扬。
　　不安，恐惧—双耳朝两侧，眼睛椭圆，瞳孔稍微放大。
　　警告，威胁—双耳又压低了些，眼睛更细，但尚未出声。
　　进一步出声警告—双耳压平，胡须上扬，脸压扁，眼睛更细。
　　攻击—双耳后压，胡须上扬，吼声出现，张牙露齿。这时，快逃吧。
　　心事重重—耳朵朝前，瞳孔稍大，胡须下垂。
　　惊喜—瞳孔圆圆的，耳朵竖直，口微开。这是猫在闻到厨房里有香喷喷的鱼、肉时的反应。
　　好奇—耳朵朝前，嘴是闭著的，瞳孔圆圆的。
　　呼噜呼噜—这在你抱著它抚摸它的下巴、半夜它上床，或是在伸展四肢，很懒散的时侯，就會发出呼噜声。而在它生病或痛苦时，也會呼噜。此外呼噜也可表示友好。
　　喵—低沈而温柔，表示打招呼，欢迎，心情好，答话。而大声一些时，可能是抱怨，有所乞求。
　　嘶叫—高亢的嘶叫声同时，嘴巴张开，舌头卷成圆筒状，并且有热气同时呼出。用来表示恐惧，发怒，甚至威胁对方止步。咪—噢,咪—哇—是在困惑、有所求时发出。

1. 无线抄表控制器，内置945协议。

2. 485总线抄表。

3. 无线传输数据。

4. 具备太阳能强度测量。

5. 测量电压曲线数据。

     我们可采用一种新的串行网络设计来解决这些问题，如下图2所示是其拓扑结构。这样的设计使从设备间可直接进行通信，而且不需要主控制器（主设备）作过渡，并且每个器件上的串行中断的数量将大大增多。在这种网络拓扑结构中，通信权轮流分配，首先是节点1，然后是节点2……节点n，再接着就是节点1，这样无限循环。当轮到某个节点通信时，它就得到了控制权，能发送数据给其它任何节点，当通信时间到以后，必须释放总线的控制权，这就是时分多址TDMA（Time Division-Multiple Access）网络通信的基本规则。

      时分多址是在一个宽带的无线载波上把时间分成周期性的帧，每一帧再分成若干时隙，每个时隙就是一个通信信道，分配给每一个用户。系统根据一定的时隙分配原则，使各个移动台在每帧内只能按指定的时隙向基站发送信号（突发信号），在满足定时和同步的条件下，基站可以在各时隙中接收到各移动台的信号而互不干扰。基站发向各移动台的信号都是按顺序在预定的时隙中传输，各移动台只要在指定的时隙内接收，就能在合路的信号（TDM信号）中把发给它的信号区分开来，所以TDMA系统是以“缓存—突发法”发送数据的。因此对任何一个用户而言发送信号都是不连续的。这就意味着数字数据和数据调制都必须与TDMA一起使用，而不像采用模拟FM的TDMA系统。

      在设计中，每个节点都被分配了一个时间段号码用于通信，时间段是一个基本时间单位，它的选择要根据所要发送数据量的大小来决定。在这里，选用的时间段设置为50ms，知道了时间段号码、总的时间段数量和时间段的大小，就可以很容易地用软件跟踪每个时间段，并对时间计数，当计数到自己的时间段号码时就可开始发送数据，并且会发送尽可能多的数据。例如，在发送队列里有5个消息，它不会仅仅发送一个消息，而会充分利用这50ms的时间把尽可能多的消息发出去，如果这个时间段只能发送3个消息，那么另外的两个消息会等到下一个时间段再发送。

     网络上两个设备之间的交谈是很简单的，假设设备1想从设备2处取得一些数据，设备1会在它的时间段中向设备2发送请求数据的消息，设备2接收并分析设备1发送过来的消息，当确认消息有效时，会把该消息放入接收队列中处理，设备2的代码将产生相应的应答信号，把这个应答消息放入发送队列中。当设备2的时间段来临时就把消息发送出去，与此同时，设备1计时等待设备2反馈的数据，这样就避免了无限制的等待。

     TDMA网络节点基本硬件的设计很简单，用一排8脚的DIP开关和8051的P1口相连，端口的低位决定器件的时段号，高位决定网络器件号。

AD7705应用总结：
    YW2314R12项目中用到了AD7705，先将AD7705的应用经验以及注意要点总结如下，这些经验同样适用于AD7799、AD7706等AD公司的拥有校准功能的AD芯片。
    1.时序注意要点：数字接口迷失的时候可以通过ADIN输入持续32个脉冲周期（DCLK）以上的高电平将复位AD7705的数字接口，复位之后要等待500us以上才能访问AD7705芯片，这种复位方式不会影响AD7705内部的任何寄存器，所有的寄存器将保持复位之前的内容，但所有的寄存器在数字接口迷失的状态下内容是不确定的，因此强烈建议在复位之后重新设置AD7705内部所有的寄存器，防止错误。而芯片管脚RESET的复位将使片内所有的寄存器恢复到上电的默认值。时钟输入信号DCLK是一种施密特出发信号，能够适应光耦合器的慢速边沿，其他数字输入信号的上升和下降时间不应超过1us。

    2.AD7705时钟大于2M时，时钟设置寄存器的CLK位应置1，小于2M时应置0。DCLK的脉冲宽度要满足最小的脉宽要求。在时钟DCLK下降之后的低电平期间读取数据ADOUT。在时钟DCLK的低电平期间设置要写入数据ADIN，然后在DCLK的上升沿写入到7705。写入数据以及读取数据的时钟DCLK的数目要与（被写入或被读取的寄存器）的位数长度一致，多于或少于（寄存器位长度）的时钟DCLK数目都将导致操作错误。在两次写操作之间，ADIN应最好保持在高电平：因为任何（读或写）操作都必须从写通信寄存器开始，而且写入通信寄存器的8个位中的第1位必须为0，后续的位才能被写入到通信寄存器。所以当ADIN为0的时候，万一时钟DCLK受到干扰导致0写入通信寄存器，AD7705会误认为是写通信寄存器的操作开始而等待后续的7位位串，发生这种干扰之后会导致AD7705的数字接口迷失，从而导致内部寄存器的内容也许会变得未知状态。此外，时钟信号DCLK在两次操作AD7705之间要保持高电平。即：在不访问AD7705的空闲时刻，或者两次操作之间的空闲时刻，ADIN、DCLK都最好保持高电平为最可靠。

    3.DRDY信号为数据AD转换完成的指示信号，低电平期间表示AD转换完成，可以读取数据寄存器的内容，高电平期间表示AD转换正在进行，这时不能访问数据寄存器。对于系统校准和内部校准也一样，低电平期间表示校准完成，可以读取校准寄存器的内容，高电平期间表示校准正在进行，这时不能访问校准寄存器。违反这些规定的操作，结果时未知的。此外程序中千万不能把DRDY的逻辑搞反，否则结果不可预料。

    4.不管是校准还是数据AD转换，数字滤波器同步位FSYNC都要置为0，这样AD7705的校准或者数据AD转换工作才能进行，否则校准和AD转换不会进行，DRDY信号也不会变低。当FSYNC=0时，在校准或AD转换结束后DRDY信号将变低，此时可以读取校准系数或者数据寄存器。

    5.采用非缓冲模式时，AD7705模拟输入前端的电阻电容的变化对AD转换精度影响很大。若系统工作时的信号源、温度环境、器件参数变化很大，导致AD7705模拟输入前端电路的参数跟系统校准时的参数不一致，误差会非常大。缓冲模式能解决这种问题，当使能缓冲模式时，AD7705会在模拟输入端和AD转换器之间接入一个缓冲器Buffer，这样AD7705就能适应模拟输入前端信号源的大阻抗、器件参数（电阻电容）的变化、温度环境的变化等各种与系统校准时的不一致情况（即器件工作条件的变化）。所以，AD7705的校准和正常工作最好都要在缓冲模式下进行。

    6.电压输入范围：对于非缓冲模式，模拟输入信号范围是【GND-30mV】至【VDD+30mV】之间。对于缓冲模式，模拟输入信号范围是【GND+50mV】至【VDD-1.5V】之间。

    7.非缓冲模式、单极性、增益为GAIN：此时AD7705的反相输入端VIN－的范围是【GND-30mV】至【VDD+30mV－VREF/GAIN】之间，其中VREF为AD7705的参考电压。正相输入端VIN＋的范围是【V－】至【V－＋VREF/GAIN】。如右图，即V＋和V－都必须大于GND小于VDD，同时还要考虑单极性的输入范围，即V－还必须小于VDD+30mV－VREF/GAIN，才不至于模拟输入为V+max＝【V－＋VREF/GAIN】时大于VDD+30mV。

    8.非缓冲、双极性、增益为GAIN：此时V＋和V－都必须大于GAN小于VDD，V－还必须小于VDD＋30mV－VREF/GAIN，这样输入V+max＝【V－＋VREF/GAIN】不至于大于VDD＋30mV。V－还必须大于GND－30mV ＋VREF/GAIN，才不至于输入V+min＝【V――VREF/GAIN】时小于GND－30mV。正相输入端VIN＋的正信号输入范围是【V－】至【V－＋VREF/GAIN】，正相输入端VIN＋的负信号输入范围是【V－】至【V－－REF/GAIN】。如右图：其中V+max为正的最大输入，V+min为负的最大输入。


    9.缓冲模式、单极性、增益为GAIN：此时AD7705的反相输入端VIN－的范围是【GND＋50mV】至【VDD－1.5V－VREF/GAIN】之间，其中VREF为AD7705的参考电压。正相输入端VIN＋的范围是【V－】至【V－＋VREF/GAIN】。如右图，即V＋和V－都必须大于GND+50mV小于VDD－1.5V，同时还要考虑单极性的输入范围，即V－还必须小于VDD－1.5V－VREF/GAIN，才不至于输入V+max＝【V－＋VREF/GAIN】时大于VDD－1.5V。

    10.缓冲模式、双极性、增益为GAIN：此时AD7705的反相输入端VIN－的范围是【GND＋50mV＋VREF/GAIN】至【VDD－1.5V－VREF/GAIN】之间，这样才不至于输入VIN+max＝【V－＋VREF/GAIN】时导致VIN＋大于VDD－1.5V、输入VIN＋min＝【V――VREF/GAIN】时导致VIN＋小于GND＋50mV。其中VREF为AD7705的参考电压。正相输入端VIN＋的正信号输入范围是【V－】至【V－＋VREF/GAIN】，正相输入端VIN＋的负信号输入范围是【V－】至【V－－REF/GAIN】。如右图：其中V+max为正的最大输入，V+min为负的最大输入。

 

 

1.AC~DC :8~24V交流或直流。

2.输入：一路I/O输入。

3.输出：RS－485输出。

 

      芯片，含有ADC、I2C、SPI、PWM等多种资源 [1]。本论文以ATMEGA128单片机为例，结合CPLD和高速SRAM，介绍在VGA显示器上显示字符、图形信息和控制激光打印机打印输出屏幕信息的方法。本设计克服了单片机系统信息输出功能薄弱的缺点, 为单片机和其他嵌入式系统的信息输出提供了一个解决方案，使得其应用范围更加广阔。系统结构如图1所示。

1  VGA显示控制器的实现

    PC机在VGA的显示器(通常包括CRT和液晶显示器)上的信息显示是通过显卡完成的。单片机在VGA显示器上显示信息同样需要类似的模块来辅助，因此我们设计了和显卡功能相似的VGA显示控制器来辅助ATMEGA128单片机在VGA显示器上显示信息。下面介绍640×480分辨率、59.9HZ刷新率的通用VGA显示控制器的设计方法，并说明微控制器、微处理器如何在VGA接口的显示器上显示信息。

1.1 VGA时序产生模块的设计

    要实现VGA显示控制器的功能，首先需要了解VGA信号的参数和时序。图2所示为640×480分辨率、59.9HZ刷新率的VGA时序图[2]。根据VGA时序图，本论文研究并实现了VGA显示控制器，所用硬件为Altera公司的EPM7128 CPLD和ISSI公司的高速SRAM。EPM7128的作用是通过编程产生VGA显示所需的时序信号，并协助微控制器实现对显存的读写操作。高速SRAM的作用是存储需要显示的数据信息，其读写周期为8ns，满足显示器刷新时对显存进行快速读写的时间要求。设计中用一个bit代表一个象素，640×480分辨率需要37.5K字节的显存。象素时钟频率的选择与VGA监视器的刷新频率和分辨率相关，59.9HZ刷新率时，象素时钟频率为25.175MHZ，其计算公式为：时钟频率＝（行象素数＋行消隐点数）×（一场行数＋消隐行数）×刷新率。

    根据VGA信号的要求，用VHDL语言对EPM7128芯片编程实现VGA时序产生模块。VGA时序产生模块包括：每行的象素数目计数器h_cnt、每场的行数目计数器v_cnt、行同步信号hs产生模块、场同步信号vs产生模块、消隐信号blank产生模块和并行输入串行输出模块等。其中, h_cnt的最大计数值是799， v_cnt的最计数值是是524。行同步信号产生模块根据h_cnt的计数值来产生行同步信号hs;场同步信号产生模块根据v_cnt的计数值来产生场同步信号vs。消隐信号产生模块根据h_cnt的计数值在行同步期间、行消隐前肩和行消隐后肩,把消隐信号blank置为低电平；根据v_cnt的计数值在每一场的场同步期间、场消隐前肩和场消隐后肩,把消隐信号blank置为低电平；其余时间消隐信号blank为高电平，表示此时为有效显示期。并行输入串行输出模块在有效显示期间从sram显存中并行读入数据，串行输出的显示器的红、绿、蓝信号线上。对该程序编译成功后用MaxplussII软件进行波形仿真，以验证设计的合理与否。最后设计完成的时序波形仿真如图3所示。

 

图 3 VGA显示控制器时序仿真图

      从仿真波形图种可以看到每一显示行的时间为800个象素时钟周期，每场包括525行。行同步脉冲的宽度为96个象素时钟周期，场同步脉冲的宽度为2行。在行同步信号hs的行同步期间及其前肩和后肩，消隐信号blank为低电平，表示消隐期。在场同步信号vs的场同步期间及其前肩和后肩，消隐信号blank同样为低电平，表示消隐期。仿真结果符合VGA标准时序，项目实际应用也证明了此结果的正确性。

1.2 VGA显示底层函数的编写    要在屏幕上显示信息，除VGA显示控制器之外，还需要并在ATMEGA128单片机上设计底层绘图函数并建立字符库。通常编写画线、画圆函数时，确定一个点是否在直线或圆上，需要乘、除法和开方运算，而画线、画圆函数调用最为频繁，因此计算量将大到难以接受的程度，极大降低系统的性能。为了克服上述缺点，在编写底层绘图函数时采用了图形学上的Bresenham

void circle(unsigned int x0,unsigned int y0,unsigned int r,unsigned char color) {     register int x,y,deltax,deltay,d; x=0;y=r;deltax=3;deltay=2-r-r;d=1-r;        while(x<=y)        {     drawpixel(x0+x,y0+y,color);               drawpixel(x0-x,y0+y,color);                              drawpixel(x0-x,y0-y,color);               drawpixel(x0+x,y0-y,color);                                    drawpixel(x0+y,y0+x,color);                             drawpixel(x0-y,y0+x,color);               drawpixel(x0-y,y0-x,color);               drawpixel(x0+y,y0-x,color);               if(d<0){                      d+=deltax;      deltax+=2;                      x++;               }               else  {                      d+=(deltax+deltay);                      deltax+=2;deltay+=2;                      x++;y--;               }        }          }

    画线算法和中点画圆法[3]，通过象素逼近，采用增量计算，使得确定点是否在直线或圆上的复杂运算变为加法运算，非常适合微控制器的特点，极大得提高了绘图速度。我们从Windows系统中提取了12×12和96×96象素的0～9数字字库，16×16象素的常用ASCII字符字库。有了底层绘图函数和字符库，ATMEGA128单片机便可通过VGA显示控制器实现在屏幕任意位置显示图形或者文字信息。右面是用ICCAVR编写的ATMEGA128在VGA显示器上实现中点画圆法的例程及其实现示意图。只需用增量法找到1/8圆上的点，其它点在中心对称位置。

2  激光打印机的控制

    激光打印机是目前最常用输出设备之一，和热敏、喷墨打印机相比具有显著的优点，下面介绍用ATMEGA128微控制器直接控制激光打印机打印VGA显示器屏幕内容的方法。要控制打印机必须了解打印机命令语言。打印机语言指的是控制打印机工作的命令，它控制打印机如何组织被打印的文档，打印机按照这些命令来处理打印数据，并最终准确的打印出文字与图像。

2.1   PCL打印机命令语言    PCL打印机命令语言是世界上应用最为广泛的标准打印机命令语言，由惠普公司开发，支持文字、点阵图像和矢量图形的打印。PCL命令由2个以上的字符组成，总是以控制字符ESC开始，用符合EC 表示，其ASCII码为27，所以PCL命令又被

图 4 中点画圆法示意图

称作ESC序列。当打印机接收到字符EC时，表示开始接收一条控制命令。PCL命令包括“两字符”命令序列和“参数化”命令序列两种ESC序列。

    “两字符”命令序列的格式如下：EC X，其中符号X代表ASCII码48～126的字符，即ASCII字符表中“0” 和“～”之间的字符。符号X指示打印机需要进行的操作，例如命令“EC E”是打印机复位命令，命令“EC g”把纸张的左边距和上边距复位成默认值。“参数化”命令序列格式如下：EC X y z1 # z2 # z3 ... # Zn[data] ，其中EC为起始字符，X是参数化字符，代表ASCII码33～47之间字符，其作用是指明该序列是“参数化”序列；y为组字符，代表ASCII码96～126之间字符，用来指定待执行的操作属于什么组；#是数值域，其范围从-32767到65535；z i是本命令的参数，代表ASCII码从96～126之间字符，该参数用于组合的“参数化”序列，非组合序列则不用，其作用是指定前面的数值域所用的参数；Zn是结束字符，表示“参数化”命令序列结束；[data] 是传送到打印机的待打印数据，用8个bit表示，即为0～255之间任意数据。下面两例分别是非组合的“参数化”命令序列和组合的“参数化”命令序：

1       2 

    1是非组合序列，不含参数。2是组合序列，由序列EC &l1O 和 EC&l2A组合而成，其中小写的字符“o”是该序列的参数[4]。各种命令序列的详细说明见参考文献[4]。

2.2 打印屏幕

    ATMEGA128单片机的IO口和激光打印机的并口由如下信号连接： Strobe、Busy、GND、D0～D7共11根信号线。其中D0～D7是数据线，单片机通过数据线把控制打印机的PCL命令和待打印数据传送到打印机；Busy信号线指示打印机状态是否繁忙；Strobe 信号线是选通控制线，单片机在Strobe 信号线上输出一个低电平脉冲即可把D0～D7上的数据写人打印机。在论文的第一部分曾经提到，VGA显示器所显示的内容存储在SRAM显存中，每一个bit代表一个象素，因此打印屏幕就是把显存中的数据打印出来。ATMEGA128单片机首先发送PCL语言的打印机设置命令，对打印进行设置，然后即可传送打印数据。其步骤如下：1、发打印机复位命令；2、发设置纸张大小命令；3、发设置打印的起始位置命令；4、发设置分辨率命令；5、发设置打印机为点阵图形模式命令；5、传送要打印的数据;6、发结束图形模式命令；7、发换页指令，打印当前页。下面是ATMEGA128单片机对HP LASERJET6L激光打印机发送PCL命令，并控制打印机打印输出VGA屏幕信息的例程：

void print()

{unsigned int M; unsigned char i;  

unsigned char xdata *p;p=NVRS;

out(27);out('E');//打印机复位

out(27); pprint("&l26A");// 设置纸张为A4

out(27); pprint("*p210X");// '设置本页打印的X坐标起始位置

out(27); pprint("*p400Y");// '设置本页打印的Y坐标起始位置

out(27); pprint("*t100R");// '设置分辨率

out(27); pprint("*r1A");// '设置图形模式开始

for(M=0;M<480;M++)  //传送要打印的图形数据

{   out(27); pprint("*b80W");

        …………

    out(27); pprint("*rC");  // '图形模式结束

    out(255); out(12);//'本页结束，执行打印

}

结论：

    本文的创新点是用ATMEGA128单片机结合CPLD实现了对VGA显示器和激光打印机的控制，使单片机可以在VGA接口的显示器上显示图形、文字信息，并控制激光打印机把VGA屏幕上的信息打印输出。本设计克服了单片机控制系统的信息显示和打印功能薄弱的缺点，使其在发挥控制功能优势的基础上，还具有了实用的显示和打印功能，为扩大其应用范围奠定了基础。

      目前市售红外一体化接收头有两种：电平型和脉冲型，绝大部分的都是脉冲型的，电平型的很少。电平型的，接收连续的38K信号，可以输出连续的低电平，时间可以无限长。其内部放大及脉冲整形是直接耦合的，所以能够接收及输出连续的信号。脉冲型的，只能接收间歇的38K信号，如果接收连续的38K信号，则几百ms后会一直保持高电平，除非距离非常近（二三十厘米以内）。其内部放大及脉冲整形是电容耦合的，所以不能能够接收及输出连续的信号。一般遥控用脉冲型的，只有特殊场合，比如串口调制输出，由于串口可能连续输出数据0，所以要用电平型的。一般遥控器用455K经12分频后输出37917HZ，简称38K，10米接收带宽为38+-2K，3米为35~42K。在没有环境反射的空旷空间，距离10米以上方向性会比较强。在室内，如果墙是白色的，则在15米的空间基本没有方向性。

接收头要有滤光片，将白光滤除。在以下环境条件下会影响接收，甚至很严重：
1、强光直射接收头，导致光敏管饱和。白光中红外成分也很强。
2、有强的红外热源。
3、有频闪的光源，比如日光灯。
4、强的电磁干扰，比如日光灯启动、马达启动等。

38K信号最好用1/3占空比，这个是最常用的，据测试1/10占空比灵敏度更好。实际调制时间要少于50%。最好有间歇。

摘  要：详细介绍RF电路设计中的常见问题及其解决方案。
关键词：PCB；无线射频；RF电路；设计
1 引言
    射频(RF)PCB设计，在目前公开出版的理论上具有很多不确定性，常被形容为一种“黑色艺术”。通常情况下，对于微波以下频段的电路(包括低频和低频数字电路)，在全面掌握各类设计原则前提下的仔细规划是一次性成功设计的保证。对于微波以上频段和高频的PC类数字电路。则需要2~3个版本的PCB方能保证电路品质。而对于微波以上频段的RF电路．则往往需要更多版本的：PCB设计并不断完善，而且是在具备相当经验的前提下。由此可知RF电设计上的困难。
2 RF电路设计的常见问题
2．1 数字电路模块和模拟电路模块之间的干扰
    如果模拟电路(射频)和数字电路单独工作，可能各自工作良好。但是，一旦将二者放在同一块电路板上，使用同一个电源一起工作，整个系统很可能就不稳定。这主要是因为数字信号频繁地在地和正电源(>3 V)之间摆动，而且周期特别短，常常是纳秒级的。由于较大的振幅和较短的切换时间。使得这些数字信号包含大量且独立于切换频率的高频成分。在模拟部分，从无线调谐回路传到无线设备接收部分的信号一般小于lμV。因此数字信号与射频信号之间的差别会达到120 dB。显然．如果不能使数字信号与射频信号很好地分离。微弱的射频信号可能遭到破坏,这样一来，无线设备工作性能就会恶化，甚至完全不能工作。

2．2  供电电源的噪声干扰
    射频电路对于电源噪声相当敏感,尤其是对毛刺电压和其他高频谐波。微控制器会在每个内部时钟周期内短时间突然吸人大部分电流,这是由于现代微控制器都采用CMOS工艺制造。因此。假设一个微控制器以lMHz的内部时钟频率运行，它将以此频率从电源提取电流。如果不采取合适的电源去耦．必将引起电源线上的电压毛刺。如果这些电压毛刺到达电路RF部分的电源引脚,严重时可能导致工作失效。

2．3 不合理的地线
    如果RF电路的地线处理不当,可能产生一些奇怪的现象。对于数字电路设计,即使没有地线层,大多数数字电路功能也表现良好。而在RF频段，即使一根很短的地线也会如电感器一样作用。粗略地计算,每毫米长度的电感量约为l nH,433 MHz时10 toni PCB线路的感抗约27Ω。如果不采用地线层，大多数地线将会较长，电路将无法具有设计的特性。

2．4  天线对其他模拟电路部分的辐射干扰
    在PCB电路设计中，板上通常还有其他模拟电路。例如，许多电路上都有模，数转换(ADC)或数／模转换器(DAC)。射频发送器的天线发出的高频信号可能会到达ADC的模拟输入端。因为任何电路线路都可能如天线一样发出或接收**信号。如果*DC输入端的处理不合理，**信号可能在*DC输入的ESD二极管内自激。从而引起ADC偏差。
3 RF电路设计原则及方案
3．1 RF布局概念
    在设计RF布局时,必须优先满足以下几个总原则：
    (1)尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来，简单地说，就是让高功率RF发射电路远离低功率RF接收电路：
    (2)确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜箔面积越大越好；
    (3)电路和电源去耦同样也极为重要；
    (4)RF输出通常需要远离RF输入；
    (5)敏感的模拟信号应该尽可能远离高速数字信号和RF信号。

3．2 物理分区和电气分区设计原则
    设计分区可以分解为物理分区和电气分区。物理分区主要涉及元器件布局、方向和屏蔽等；电气分区可以继续分解为电源分配、RF走线、敏感电路和信号以及接地等的分区。

3．2．1 物理分区原则
    (1)元器件位置布局原则。元器件布局是实现一个优秀RF设计的关键．最有效的技术是首先固定位于RF路径上的元器件并调整其方向,以便将RF路径的长度减到最小,使输入远离输出。并尽可能远地分离高功率电路和低功率电路。
    (2)PCB堆叠设计原则。最有效的电路板堆叠方法是将主接地面(主地)安排在表层下的第二层，并尽可能将RF线布置在表层上。将RF路径上的过孔尺寸减到最小,这不仅可以减少路径电感,而且还可以减少主地上的虚焊点,并可减少RF能量泄漏到层叠板内其他区域的机会。
    (3)射频器件及其RF布线布局原则。在物理空间上,像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来，但是双工器、混频器和中频放大器／混频器总是有多个RF／IF信号相互干扰．因此必须小心地将这一影响减到最小。RF与IF迹线应尽可能十字交叉，并尽可能在它们之间隔一块地。正确的RF路径对整块PCB的性能非常重要，这就是元器件布局通常在蜂窝电话PCB设计中占大部分时间的原因。
    (4)降低高/低功率器件干扰耦合的设计原则。在蜂窝电话PCB上,通常可以将低噪音放大器电路放在PCB的某一面,而将高功率放大器放在另一面,并最终通过双工器把它们在同一面上连接到RF端和基带处理器端的天线上。要用技巧来确保通孔不会把RF能量从板的一面传递到另一面，常用的技术是在二面都使用盲孔。可以通过将通孔安排在PCB板二面都不受RF干扰的区域来将通孔的不利影响减到最小。

3．2．2  电气分区原则
    (1)功率传输原则。蜂窝电话中大多数电路的直流电流都相当小,因此，布线宽度通常不是问题。不过．必须为高功率放大器的电源单独设定一条尽可能宽的大电流线，以将传输压降减到最低。为了避免太多电流损耗,需要采用多个通孔来将电流从某一层传递到另一层。
    (2)高功率器件的电源去耦。如果不能在高功率放大器的电源引脚端对它进行充分的去耦，那么高功率噪声将会辐射到整块板上，并带来多种的问题。高功率放大器的接地相当关键，经常需要为其设计一个金属屏蔽罩。
    (3)RF输入，输出隔离原则。在大多数情况下，同样关键的是确保RF输出远离RF输入。这也适用于放大器、缓冲器和滤波器。在最坏情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端，那么它们就有可能产生自激振荡。在最好情况下，它们将能在任何温度和电压条件下稳定地工作。实际上。它们可能会变得不稳定，并将噪音和互调信号添加到RF信号上。
    (4)滤波器输入，输出隔离原则。如果射频信号线不得不从滤波器的输入端绕回输出端，那么，这可能会严重损害滤波器的带通特性。为了使输入和输出良好地隔离。首先必须在滤波器周围布置一圈地。其次滤波器下层区域也要布置一块地，并与围绕滤波器的主地连接起来。把需要穿过滤波器的信号线尽可能远离滤
波器引脚也是个好方法。此外，整块板上各个地方的接地都要十分小心,否则可能会在不知觉之中引入一条不希望发生的耦合通道。
    (5)数字电路和模拟电路隔离。在所有PCB设计中，尽可能将数字电路远离模拟电路是一条总的原则，它同样适用于RF PCB设计。公共模拟地和用于屏蔽和隔开信号线的地通常是同等重要的，由于疏忽而引起的设计更改将可能导致即将完成的设计又必须推倒重来。同样应使RF线路远离模拟线路和一些很关键的数字信号．所有的RF走线、焊盘和元件周围应尽可能多地填接地铜皮．并尽可能与主地相连。如果RF走线必须穿过信号线,那么尽量在它们之间沿着RF走线布置一层与主地相连的地。如果不可能，一定要保证它们是十字交叉的．这可将容性耦合减到最小，同时尽可能在每根RF走线周围多布一些地，并把它们连到主地。此外。将并行RF走线之间的距离减到最小可使感性耦合减到最小。
4  结束语
    迅速发展的射频集成电路为从事各类无线通信的工程技术人员提供了广阔的前景。但同时，射频电路的设计要求设计者具有一定的实践经验和工程设计能力。本文总结的一些经验可以帮助射频集成电路开发者缩短开发周期．避免走不必要的弯路，节省人力物力。

主要功能：

      1 控制温度范围：室温～150度。精度＋－2度

      2 风速调整输出控制。0～100％

      3 带步进电机简单调速控制。0～100％

      4 带一个可变定时继电器输出接口。0～999分钟（按照设定时间，继电器闭合一次）

虽然超低功耗设计仍然是在CMOS集成电路(IC)基础上发展起来的，但是因为用户众多，数千种专用或通用超低功耗IC不断涌现，使设计人员不再在传统的CMOS型IC上下功夫，转而选择新型超低功耗IC，致使近年来产生了多种超低功耗仪表。电池供电的水表、暖气表和煤气表近几年能够发展起来就是一个证明。目前，电池供电的单片机则是超低功耗IC的代表。

本文将对超低功耗电路设计原则进行分析，并就怎样设计成超低功耗的产品作一些论述，从而证明了这种电路在电路结构和性价比等方面对传统电路极具竞争力。

1 CMOS集成电路的功耗分析

无论是低功耗还是超低功耗IC，主要还是建立在CMOS电路基础上的。虽然超低功耗IC对单元电路进行了新形式的设计，但作为功耗分析，仍然离不开CMOS电路基本原理。以74系列为代表的TTL集成电路，每门的平均功耗约为10mW；低功耗的TTL集成电路，每门平均功耗只有1mW。74系列高速CMOS电路，每门平均功耗约为10μW；而超低功耗CMOS通用小规模IC，整片的静态平均功耗却可低于10μW。传统的单片机，休眠电流常在50μA~2mA范围内；而超低功耗的单片机休眠电流可达到1μA以下。

CMOS电路的动态功耗不仅取决于负载，而且就电路内部而言，功耗与电源电压、集成度、输出电平以及工作频率都有密切联系。因此设计超低功耗电路时不得不对全部元件的内外性质做仔细分析。

CHMOS或CMOS电路的功耗特性一般可以表示为：

P=PD+PA

式中， P--总功耗

PD--静态功耗，

PD=VDD·IDD 　 (1)

PA--动态功耗，

PA=PTC+PC＝VDD·ITC+Fclv2dd (2)

PTC --瞬时导通功耗

PC--输出电容充放电功耗

VDD--工作电源电压

IDD--静态时由电源流向电路内部的电流

ITC--脉冲电流的时间平均值

f--输入脉冲重复频率

CL--电路输出端的负载电容

式(1)为静态功耗表达式。其中，静态功耗电流IDD值常用于评价电路的静态功耗大小。它以电路中流经各PN结的反向漏电流为主，而且它与电源电压VDD有关，随着VDD的加大，IDD亦增大。

式(2)为总的动态功耗表达式。动态功耗体现在电路进行逻辑状态转换过程中内部消耗的功率。对CMOS电路来说，动态功耗反映了输入信号出现变化时所形成的功耗增量。动态功耗表现在以下两方面：

第一是瞬时导通功耗，即在信号状态转换过程，某一回路(如互补电路)的P沟道和N沟道晶体管同时导通，由电源流经两个导通沟道的电流所消耗的功率。 当输入脉冲电压的幅度大于PMOS和NMOS两个开启电压的绝对值之和时，将在上升沿和下降沿产生瞬时导通功耗，如图1所示。

图中，假设两个MOS晶体管的开启电压分别为VTN和VTP，并且满足VDD＞VTN+|VTP|的关系。输入电压由逻辑低电平过渡到逻辑高电平，在t1至t2期间，既满足VI＞VTN，也满足(VDD-VI)＞|VTP|的条件，因此从VDD到VSS之间有瞬时导通电流iTC通过。而这些瞬时导通电流在整个信号周期内的过渡过程时间的平均值形成ITC，从而有：

PTC＝VDD ITC (3)

由此可见，PTC随着电源电压VDD或脉冲频率f的增加而增加，并且与脉冲电流的波形有关。如果电流波形峰值大，过渡过程中导通持续时间长，则PTC增大。影响电流脉冲波形形状的因素比较多，例如，输入电压VI跳变过程较慢，则脉冲电流iTC持续时间就比较长；而MOS晶体管的开启电压低、跨导大，则脉冲电流iTC的峰值也大。

第二是电容充放电功耗。电路输出端逻辑电平的改变总是伴随着输出电容CL的充放电过程。以带有负载电容CL的互补电路的输出端为例，由逻辑低电平变为逻辑高电平时，VDD通过导通的P沟道电阻对输出电容CL充电；由逻辑高电平变为逻辑低电平时，CL通过导通的Ｎ沟道电阻放电。这种充放电过程在电路内部要消耗功率。将电容CL的瞬时充、放电电流与VDD之积进行积分，可以计算出电容充放电功耗PC，可表示为：

PC= fCL VDD2 (4)

由此看出，这部分功耗主要取决于外部使用条件f、CL和VDD三个参数，而与电路内部本身参数几乎无关。

从以上对CMOS电路的功耗分析可以看出，系统的总功耗与系统的电源电压有很大关系。而动态功耗除了与电源电压的平方有关外，还与其工作脉冲重复频率、脉冲波形以及输出容性负载有关。

2 超低功耗系统设计原则

通过以上分析，可以总结出超低功耗系统的设计原则。在设计超低功耗系统时，要对电源电压、时钟频率以及静态功耗进行控制。这就形成了电源宜低不宜高、时钟宜慢不宜快、系统(器件)宜静不宜动的"三相宜"原则。

结合三相宜原则，对硬件及软件设计时要注意以下四个问题：

·微处理器MCU的选择

·IC器件的选择

·供电管理硬件设计

·系统低功耗的运行管理

2.1 微处理器MCU的选择

随着超低功耗系统的兴起，一些大的单片机厂商都推出了自己的低功耗产品。如Intel公司的80C31系列，Philips公司的51LPC系列、Microchip公司的PIC系列以及TI公司的MSP430系列等。虽然它们都采用了具有低功耗特点的CHMOS工艺，但新老产品在低功耗性能上又有很大差别。

由式(4)可以粗略地看出，如果单片机本身具有超低功耗特性，首先必须能在低电压和低频率之下工作。

其次，还要看单片机自身的特性。例如是否是面向超低功耗应用而设计的单片机，它具有几种休眠模式、工作电流大小为何、休眠电流大小为何等。

表1列出了两种单片机(Intel的80C31和Philips的P87LPC764)的低功耗特性。

由表1可知，Intel公司的80C31和Philips的P87LPC764都有两种低功耗模式：空闲模式和掉电模式。在掉电模式下，80C31的电源电流为50μA，而P87LPC764的电源电流仅为1μA。

此外，TI公司的MSP430F135单片机具有低电源电压范围(1.8~3.6V)和低工作电流特性，如在主频32kHz/电源电压2.2V时工作电流为7μA；在1MHz/2.2V时工作电流为250μA。它可以工作在低时钟频率下，如32.768kHz；还具有5种低功耗模式，备用模式时为1.3μA，而选用第五种低功耗工作模式时，甚至能达到0.1μA的休眠电流。

总之，低电源电压和低时钟频率都对单片机的选择有很大的影响，再加上各种单片本身所具有的低功耗特性，选择合适的单片机对降低整个系统的功耗大有益处。

2.2 外围器件的选择

作为一个完整的电路系统，如果要整个系统的功耗都得以降低，单靠单片机本身并不能完成，其外围元器件的选择也相当重要。在模拟电路方面，在满足其性能要求的同时，尽量选用与单片机工作电源相匹配的低电源产品以及专为低功耗系统设计的器件。

MAXIM公司的一些IC产品，如运放MAX4131/2/3/4、比较器MAX987/991等；Philips公司的一些I2C器件，如PCF8574、PCF8563；还有ATMEL公司的24WC系列的I2C器件等都是μA级产品。现在各大IC生产厂商几乎都在这类产品上有所发展。

对于数字电路，一般都选HCMOS器件。仅从功耗角度考虑，对于74系列芯片可选用74HC或74HCT系列。后者比74LS系列的每门功耗小上百、上千倍。对于4000系列芯片也可选用HC或HCT系列。

最后就是显示屏，自然也要选那些低电源电压和低功耗产品。

2.3 电源管理硬件设计

采用单电池电源实现多分支电源网络管理，使得系统各功能模块的电源相对独立供电，在不工作时可以分别断电，以节省功耗。

在供电控制方式中，选择具有可关断的DC-DC模块或电源总线开关。这样可以利用微机做到实时关断控制，有利于独立供电支路功耗的管理。

在供电控制方式中的总线电源开关要选择那些导通电阻小、静态功耗小、开关速度快、驱动电流小的器件，首选MOSFET。

对于系统中电源泄漏电流也要进行检查，包括系统电源泄漏、RC泄漏、分布电路泄漏、保护电路泄漏、意外泄漏等。其间还要耐心进行静态运行的全功耗测定与比较。此外还有电源关断的防泄漏，都要在电路设计中精心考虑，切实把系统功耗降到最低。

2.4 系统低功耗的运行管理

此部分强调软件的管理。结合硬件的设计，应消除程序的无谓循环等待。当系统不工作时，应使单片机及时进入低功耗或休眠模式。可选择关断CPU时钟或系统时钟，对时钟的控制要做到忙时多用、闲时少用、不用关闭的原则。对外围电路通过SHDN(关断)控制其工作时间。

选择尽可能低的工作频率作为系统时钟和信号频率。

结合硬件中外围模块的低功耗控制功能，分别利用软件控制外围模块电源的开启和导通。

对于显示器件，不用动态扫描方式，而用静态显示方式。显示过后，可以关掉显示，甚至关掉显示模块的振荡时钟。

对于可程控的数字量输出的IC管脚，因为考虑驱动负载能力，负载常接正电源。所以在不工作时，这些管脚要尽量控制输出为高电平。

最后还要提出一个重要原则，就是尽量用软件替代硬件的原则。这样不仅简化了硬件设计，而且对降低功耗也起到了重要的作用。

以上分别对CMOS电路特性和超低功耗电路系统硬件和软件设计中应遵循的一些原则进行了分析。除此以外，还有其它一些应注意的问题，如减少电路的分布电容，在工作正常的情况下最大限度地加大各通路的阻抗等等，不再赘述。

最近一个项目需要一个超低频微弱信号放大电路，信号是含有丰富杂波1mV左右信号，我需要取出的其中－1mV～1mv变化的0.5~1Hz线性变化的信号，可杂波就有5mV左右，很棘手。于是先做了个无源电感电容2阶低通滤波器，效果很差，用示波器检查杂波没有多少衰减。接着做了一个阻容低通滤波器，用示波器检查不出信号了，衰减太多了。然后再用运放作低频放大，大约200倍吧，（这其中经历了两天的痛苦调试过程，运放总是不工作，一点点改善外围电路才有了希望，但还是不稳定）有效虑除了其中的高频杂波，1Hz信号可以清晰看到，但还有50Hz工频干扰，看不出线性度。看来滤波不够，有加了一个2阶阻容低通滤波器，再加一级运放，还是200倍，输出信号明显改善，曲线很光滑，没有毛刺，50Hz工频干扰也消失了，再经过几小时的微调，电路基本成功。
电路优点：
1. 体积很小，一元硬币大小。
2. 没有使用大容量隔直电容器。使进入正常状态很快，大约1～2秒。
3. 输出幅度大，不失真信号0～3.7V，低频正玄。是线性的。具体误差多大没具体测。
4. 单5V供电。
缺点：
   有失真饱和现象，造成短时间不能放大信号。
       感谢大家耐心阅读，多多交流。＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝一壶单片机

工作电压：DC4～18V单电源，蓝色插座为立体声音频输入，浅绿色插座为立体声音频输出。

http://202.99.237.33/...c/mp3/shengriliwu.mp3